Asennus- ja pitoaika digitaalisissa piireissä

Digitaaliset piirit perustuvat tiukkaan ajoitukseen jokaisen kellon reunan ympärillä. Asennusaika ja pitoaika määrittävät, kuinka kauan datan täytyy pysyä vakaana ennen ja jälkeen kellon, jotta flip-flopit tallentavat oikean arvon ja välttävät metastabiilisuutta. Tässä artikkelissa selitetään, miten niiden merkitys, rikkomusten syyt, rekisteristä rekisteriin -polut, piirilevyjen asettelun vaikutukset sekä käytännön keinot ratkaista ajoitusongelmia yksityiskohtaisesti.

Valmistelu- ja pitoajan yleiskatsaus

Digitaaliset piirit toimivat kellolla, ja jokainen pieni viipale kellon reunan ympärillä on merkityksellinen. Synkronisessa järjestelmässä dataa siirretään ja tallennetaan kyseisen kellosignaalin perusteella. Reaalisignaalit eivät muutu välittömästi, ja kellon reunalla on äärellinen kulma. Johdot, logiikkaportit ja sisäiset laitteen viiveet lisäävät ajoitusmuutoksia.

Tietojen keräämisen turvallisuuden takaamiseksi jokaisen aktiivisen kellon reunan ympärillä on pieni aikaikkuna, johon syötteen on pysyttävä vakaana. Asennusaika ja pitoaika määrittelevät tämän ikkunan, jotta flip-flopit voivat ottaa dataa oikein ja välttää satunnaiset virheet tai epävakaat tulokset.

Asetta ja pidä aika yleisissä digitaalisissa piireissä

• Flip-flopit suorittimissa, FPGA:issa, ASIC-laitteissa ja mikrokontrollereissa

• Lähdesynkroniset rajapinnat, joissa kello ja data kulkevat yhdessä

• Oheisväylät kuten SPI, I²C ja rinnakkaismuistiväylät

• ADC (analogi-digitaalimuunnin) ja DAC (digitaali-analoginen muunnin) liitännät

• Nopeat digitaaliset viestintäyhteydet

Asetusajan merkitys digitaalisessa ajoituksessa

Asennusaika (Tsetup) on vähimmäisaika, jonka syötedatan on pysyttävä vakaana ennen aktiivista kellon reunaa. Tänä aikana flip-flop-syötteessä esitetyn datan ei pitäisi muuttua, jolloin sisäinen näytteenottopiiri voi luotettavasti määrittää logiikkatason kellon reunalla.

Hold-ajan määrittely ja vaikutus datan keräämiseen

Pitoaika (Thold) on vähimmäisaika, jonka syötedatan on pysyttävä vakaana aktiivisen kellon reunan jälkeen. Vaikka data otetaan näytteenottoon kellon siirtymässä, flip-flop vaatii lyhyen lisäjakson tallennusprosessin suorittamiseksi. Tietojen vakauden ylläpitäminen tämän ajanjakson aikana varmistaa, että tallennettu arvo lukitaan oikein ja pysyy voimassa myöhemmissä logiikkavaiheissa.

Erot asennusajan ja pitoajan välillä

Yleiset syyt perustamis- ja pidätysajan rikkomuksiin

• Kellon vino – kellosignaali saavuttaa piirin eri osat hieman eri aikoina.

• Kellon tärinä – pienet, satunnaiset muutokset kellon reunan tarkassa ajoituksessa.

• Pitkät yhdistelmälogiikkapolut – datan kulku logiikkaporttien läpi kestää liian kauan ennen kuin se saavuttaa flip-flopin.

• Epätasaiset piirilevyjen jäljen pituudet – signaalit kulkevat eri matkoja, joten jotkut saapuvat aikaisemmin tai myöhemmin kuin toiset.

• Signaalin soiminen ja hitaat nousuajat – huono signaalin laatu tai hitaat siirtymät vaikeuttavat selkeän logiikkatason havaitsemista.

• Lämpötilan ja jännitteen vaihtelu – lämpötilan tai syöttöjännitteen muutokset vaikuttavat signaalin nopeuteen ja ajoitusmarginaaleihin.

Valmistelu- ja pitoajan rikkomuksista aiheutuvat vaikutukset

Kun säätö- tai pitoaika ei täytty, flip-flop ei välttämättä pysty päättämään, onko signaali KORKEA vai MATALA kellon reunalla. Se voi siirtyä epävakaaseen tilaan nimeltä metastabiilisuus, jossa lähtö vaatii ylimääräistä aikaa asettuakseen ja voi hetken aikaa olla kelvollisten logiikkatasojen välissä. Tämä epävakaa käyttäytyminen voi levitä piiriin ja johtaa vakaviin ongelmiin, kuten:

• Satunnaisbittivirheet

• Järjestelmä kaatuu tai nollautuu

• Arvaamaton piirikäyttäytyminen

• Harvinaiset viat, joita on vaikea jäljittää

Miten asennus- ja pitoajan arvot määritellään

Asennus- ja pitoajat mitataan ja määritellään sirun testauksen aikana. Laite tarkistetaan hallitussa olosuhteissa, jotta löydetään pienimmät ajoitusmarginaalit, jotka mahdollistavat sen toimimisen kellon kanssa oikein. Nämä ajoitusrajoitukset riippuvat esimerkiksi puolijohdeprosessista, syöttöjännitteestä, lämpötila-alueesta ja ulostulon kuormituksesta. Koska nämä tekijät vaihtelevat laitteesta toiseen, tarkat asetus- ja pitoajan arvot on listattu datasheetissä ja ne tulisi aina tarkistaa siellä.

Asetta ja pidä aika rekisteristä rekisteriin -poluissa

Piirilevyn jäljen pituuden sovittaminen ja asetus/pidon ajoitusrajat

Piirilevyjen jäljenpituuden sovittamista käytetään usein vähentämään kello- ja datasignaalien ajoituseroja, erityisesti nopeissa digitaalisissa malleissa. Jäljen pituuksien sovittaminen voi auttaa minimoimaan vinoumaa, mutta se ei takaa, että asennus- ja pitoaikavaatimukset täyttyvät.

Signaalin eteneminen piirilevyn jäljillä on erittäin nopeaa, joten merkittävän viiveen luominen pelkällä reitityksellä vaatii usein epäkäytännöllisen pitkiä jälkiä. Lisäksi signaalin eheyden vaikutukset, kuten soitto, impedanssin epäsopivuus ja hitaat reunasiirtymät, voivat kutistaa kelvollista näytteenottoikkunaa kellon reunan ympärillä, vaikka jäljen pituudet olisivat läheisesti samat.

Näiden rajoitusten vuoksi asennus- ja pidon ajoitus on varmistettava laitetaulukon arvojen ja polkuviiveiden avulla, eikä pelkästään piirilevyn pituuden sovittamiseen ajoitusratkaisuna.

Asennusaikarikkomusten korjaaminen digitaalisissa järjestelmissä

• Vähentää kombinaatiologiikan syvyyttä, jotta data ehtii saapua nopeammin

• Laske kellotaajuutta, jotta jokaisessa syklissä olisi enemmän aikaa

• Käytä nopeampia logiikkalaitteita, joilla on lyhyemmät sisäiset viiveet

• Parantaa signaalin eheys, jotta siirtymät olisivat puhtaampia ja vakaampia

• Lisää putkistovaiheita, jotta pitkät logiikkapolut voidaan jakaa pienempiin vaiheisiin

• Vähentää kapasitiivista kuormitusta, jotta signaalit voivat vaihtaa nopeammin

Odotusaikarikkomusten korjaaminen digitaalisissa järjestelmissä

• Lisää puskuriviiveet hidastamaan datapolkua

• Säädä kellopuuta vähentääksesi ei-toivottua kellovinoumaa

• Lisätä pieniä RC-viiveverkkoja, kun ne ovat turvallisia ja sopivia

• Käytä ohjelmoitavia viivelohkoja FPGA:issa datan saapumisajan hienosäätöön

Yhteenveto

Asennus- ja pitoaika määrittelee kelvollisen ajoitusikkunan kellon reunalle, joka varmistaa luotettavan tiedonkeruun synkronisissa digitaalisissa järjestelmissä. Näihin ajoitusrajoituksiin vaikuttavat kellon käyttäytyminen, logiikkaviive, signaalin laatu ja fyysinen toteutus. Analysoimalla todellisia datareittejä datasheet-määrittelyjen mukaan ja soveltamalla kohdennettuja korjauksia asennus- ja pidätysrajoituksiin, suunnittelijat voivat ylläpitää turvallisia ajoitusmarginaaleja prosessien, jännite- ja lämpötilavaihteluiden välillä.

Usein kysytyt kysymykset [UKK]

Miten asetus- ja pitoaikarajoitus rajoittaa kellotaajuutta?

Kellotaajuuden täytyy olla tarpeeksi hidas, jotta data lähtee yhdestä flip-flopista, kulkee logiikan läpi ja silti saavuttaa asennusajan seuraavassa flip-flopissa. Jos kello on liian nopea, asennusaika menee rikki, ja piiri hajoaa.

Mikä on ajoituslyy?

Ajoitusslack tarkoittaa rajaa vaaditun saapumisajan ja datan todellisen saapumisajan välillä. Positiivinen löysyys tarkoittaa, että ajoitus on turvallista. Negatiivinen löysyys tarkoittaa asetelman tai pidätyksen rikkomista.

Voiko asennus- tai pitoaika olla negatiivinen?

Kyllä. Negatiivinen asetus tai hold-luku tulee flip-flopin sisäisestä ajoituksesta. Se tarkoittaa, että turvaikkunaa siirretään, ei että ajoitustarkistuksia voi ohittaa.

Miten staattinen ajoitusanalyysi tarkistaa ajoituksen?

Staattinen ajoitusanalyysi laskee kaikki polkuviiveet. Se tarkistaa asetelman seuraavalla kellon reunalla ja pysyy heti nykyisen reunan jälkeen. Mikä tahansa reitti, jossa on negatiivinen slack, ilmoitetaan rikkomukseksi.

Miksi kellon verkkotunnuksen risteykset ovat ajoituksen kannalta riskialttiita?

Kun signaali siirtyy toisistaan riippumattomien kellojen välillä, sen reunat eivät ole linjassa uuden kellon kanssa. Tämä rikkoo usein asennus- tai pidon ajan ja voi aiheuttaa metastabiilisuutta, ellei synkronisaattoreita tai FIFO-laitteita käytetä.